AIチップ需要の急拡大により、半導体業界の競争軸が大きく変わり始めています。これまでは回路をどこまで微細化できるかが企業の競争力を左右してきましたが、現在は複数のチップや高帯域幅メモリ（HBM）を1つに統合する高度パッケージング技術の重要性が急速に高まっています。
こうした中、半導体受託製造で圧倒的なシェアを持つTSMC（TSM）と、独自のパッケージング技術を持つインテル（INTC）の競争が激しくなっています。本記事では、米国のテックメディアであるジ・インフォメーションが報じた内容を整理し、両社の戦略と今後の将来性を分析します。
AIチップ競争の主戦場がパッケージングへ移行
生成AI向けのプロセッサは、単体の半導体チップだけで性能が決まるわけではありません。GPUやCPU、通信チップ、HBMなど、複数の部品を高速かつ効率的に接続し、1つのシステムとして動作させる必要があります。
そのため、複数のシリコンを高密度に統合する高度パッケージング技術が、AIチップの性能や消費電力、製造コストを左右する重要な要素となっています。
ジ・インフォメーションによると、TSMCはインテルがすでに提供している技術に似た、新たな高度パッケージング技術を開発しています。社内ではこのプロジェクトを「EMIB-like」と呼んでおり、すでに一部の顧客と協議を進めているとされています。
TSMCの一強体制に生じた供給面の弱点
TSMCは、CoWoS（Chip-on-Wafer-on-Substrate）と呼ばれる高度パッケージング技術を武器に、AI半導体市場で強い地位を築いてきました。
エヌビディア（NVDA）をはじめ、多くのAIチップ設計企業がTSMCの製造技術とパッケージング能力に依存しています。最先端の半導体製造からパッケージングまでを一体で提供できる点は、同社の大きな競争力です。
一方で、AI向け需要の急増によって、CoWoSの生産能力は慢性的な不足状態にあります。TSMCの魏哲家CEOも決算会見で、高度パッケージング能力の逼迫が顧客の成長を制限していると発言しています。
CoWoSは高い性能と信頼性を持つ反面、基盤全体にシリコンの中間層を使用するため、製造工程が複雑です。設備投資にも時間がかかることから、需要の急増に対して供給能力を迅速に拡大するのが難しいという課題があります。
この供給不足は、TSMCにとって単なる売上機会の損失ではありません。顧客企業がサプライチェーンを分散し、インテルなど他社の技術を採用するきっかけになる可能性があります。
インテルのEMIBがTSMCの牙城を切り崩す
インテルは、先端半導体の製造プロセスではTSMCに後れを取ってきました。しかし、高度パッケージング分野では、EMIB（Embedded Multi-die Interconnect Bridge）という独自技術を早い段階から開発しています。
EMIBは、基盤全体に大きなシリコン層を設置するのではなく、チップ同士を高速接続する部分にだけ小型のシリコンブリッジを埋め込む方式です。
この構造により、複数の大型チップを組み合わせる場合でも、製造コストや拡張性の面で優位性を持つ可能性があります。AIプロセッサの大型化やチップレット化が進むほど、EMIBの存在感が高まることになります。
ジ・インフォメーションは、エヌビディアが4つのグラフィックチップを1つのパッケージに統合する将来のプロセッサ向けに、インテルのEMIB技術を評価していると報じています。
さらに、グーグル（GOOGL）は数カ月にわたる試験を行った後、2028年向けに3,000,000個以上のカスタムAIプロセッサのパッケージングをインテルに発注したとされています。
パッケージング受注がファウンドリ復活の入口に
インテルにとって、パッケージング事業の受注は単独の収益機会にとどまりません。
まず後工程となるパッケージングだけを受託し、技術力や納期、品質面で顧客からの信頼を獲得することができれば、将来的には半導体本体の製造まで受注できる可能性があります。
インテルはファウンドリ事業の立て直しを進めていますが、顧客企業にとっては、量産実績や安定した供給能力に対する不安が残っています。グーグルからの大口受注や、エヌビディアによる技術評価は、こうした懸念を払拭する上で重要な実績になります。
EMIBを入り口として顧客との関係を構築し、設計支援、製造、パッケージングまでを一貫して提供できれば、インテルが総合ファウンドリとして復権する可能性も高まります。
TSMCはEMIB-likeで防衛体制を強化
TSMCもインテルの動きを静観しているわけではありません。同社は、台湾のサブストレートメーカーであるキンサス・インターコネクト・テクノロジーと協力し、EMIBに類似した技術の開発を進めています。
EMIB型の技術では、シリコンブリッジを埋め込むサブストレートの精度が重要になります。TSMCが専業メーカーと共同開発を進める背景には、技術開発を加速し、生産能力を短期間で確保する狙いがあると考えられます。
TSMCは今後、従来のCoWoSと新たなEMIB-like技術を使い分けることで、顧客の用途やコスト、チップ構成に応じた柔軟なパッケージングを提供する可能性があります。
ただし、商業生産の開始が遅れれば、供給能力を求める顧客がインテルへ移るリスクがあります。TSMCにとっては、技術性能だけでなく、開発スピードと量産能力が重要になります。
両社の将来性を左右するポイント
短期的には、TSMCが高度パッケージング市場で圧倒的な地位を維持すると考えられます。CoWoSはすでに多くのAIチップで採用されており、顧客企業との関係や量産実績も豊富です。
一方、供給能力の不足が続けば、一部の需要がインテルへ流れる可能性があります。インテルはEMIBを活用し、パッケージング分野からTSMCのエコシステムに入り込む戦略を進めています。
長期的には、TSMCがCoWoSとEMIB-likeを組み合わせて市場を守り切れるか、インテルがパッケージングの実績をファウンドリ受注へ結び付けられるかが焦点となります。
AI半導体市場の競争は、回路の微細化だけでは決まらない時代に入りました。複数のチップをどのように統合し、性能とコスト、供給能力を両立させるかが、新たな競争の中心になります。
インテルはEMIBを通じて、TSMCの一強体制を崩すための重要な足がかりを得ています。対するTSMCがEMIB-likeの開発と量産をどこまで迅速に進められるかが、今後のAI半導体市場における覇権争いを左右する重要なポイントになります。
情報ソース： The Information: “ TSMC Develops AI Chip Packaging Tech to Counter Intel” （By Qianer Liu, Jul. 30, 2026）
※本記事は情報の提供を目的としており、特定の銘柄への投資を推奨するものではありません。投資は自己責任で行ってください。
＊過去記事はこちら TSMC
🎧この記事は音声でもお楽しみいただけます。AIホストによる会話形式で、わかりやすく、さらに深く解説しています。ぜひご活用ください👇